CLIPPEDIMAGE= JP408153810A

PAT-NO: JP408153810A

DOCUMENT-IDENTIFIER: JP 08153810 A

TITLE: NONVOLATILE MEMORY HAVING TWO LAYER FLOATING GATE

STRUCTURED MULTIBIT

CORRESPONDING CELL AND PROGRAMMING METHOD THEREOF

PUBN-DATE: June 11, 1996

INVENTOR-INFORMATION:

NAME

KOJIMA, TOSHIAKI

ASSIGNEE-INFORMATION:

NAME COUNTRY NIPPON MOTOROLA LTD N/A

APPL-NO: JP06293344

APPL-DATE: November 28, 1994

INT-CL (IPC): H01L021/8247; H01L029/788; H01L029/792

;G11C016/02 ;G11C016/04

ABSTRACT:

PURPOSE: To enable the load resistance and the parasitic capacitance made in

case of reading to be suppressed by a method wherein plural numbers of bias

gates laminated in the second respective floating gates.

CONSTITUTION: The polysilicon gates (erasing gates)

7<SB>1</SB>, 7<SB>2</SB>

are laminated through the intermediary of the oxides on the drain 3 side end

part of the first floating gate 4A halfway of the second drain 3 side of the

second floating gates 4B < SB > 1 < /SB >, 4B < SB > 2 < /SB >. On the other hand,

polysilicon gates (bias gates) 8<SB>1</SB>, 8<SB>2</SB> are laminated likewise

09/20/2002, EAST Version: 1.03.0002

through the oxide erasing gates 7<SB>1</SB>, 7<SB>2</SB>. Accordingly the programming and erasing can be performed by tunneling to shorten the channel length thereby enabling the load resistance and the parasitic capacitance made in case of reading-out data to be suppressed without decreasing the reading-out rate.

COPYRIGHT: (C) 1996, JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-153810

(43)公開日 平成8年(1996)6月11日

(51) Int.Cl.⁶

識別記号

庁内整理番号

FΙ

技術表示簡所

H01L 21/8247 29/788

29/792

H01L 29/78

371

G11C 17/00

307 D

審査請求 未請求 請求項の数7 OL (全 11 頁) 最終頁に続く

(21)出願番号

(22)出願日

特顧平6-293344

平成6年(1994)11月28日

(71)出顧人 000230308

日本モトローラ株式会社

東京都港区南麻布3丁目20番1号

(72)発明者 小島 敏明

東京都港区南麻布3丁目20番1号日本モト

ローラ株式会社内

(74)代理人 弁理士 藤村 元彦


(54) 【発明の名称】 2層フローディングゲート構造のマルチピット対応セルを有する不揮発性メモリ及びそのプログ ラム方法

(57)【要約】

【目的】 データ読出速度を落とさずにメモリ記憶容量 の増大化に寄与する。

【構成】 ソース2及びドレイン3と、半導体基板1上 のソースからドレインに亘って積層された単一の第1フ ローティング (浮遊) ゲート4Aと、第1浮遊ゲートに 対向しソース側からドレイン側に亘って積層され互いに 離隔して配された複数の第2浮遊ゲート4B1, 4B2 と、ソース側において第2浮遊ゲート各々と第1浮遊ゲ ートとの間に介在する複数のプログラムゲート61,6 2 と、第2浮遊ゲート各々のドレイン側端部に積層され た複数の消去ゲート71,72と、第2浮遊ゲート各々 に積層された複数のバイアスゲート81,82とからな るセルトランジスタを有する不揮発性メモリ。

【効果】 トンネリングによるプログラム及び消去が適 用され、ソース・ドレイン間を被って第1浮遊ゲートが 形成されるので、読出時に生じる負荷抵抗及び寄生容量 を抑え、読出速度を落とすことがない。



【特許請求の範囲】

【請求項1】 半導体基板に互いに離隔して形成された ソース及びドレインと、前記半導体基板上の前記ソース から前記ドレインに亘って配された単一の第1のフロー ティングゲートと、前記第1のフローティングゲートに 対向し前記ソース側から前記ドレイン側に亘って配され かつ互いに離隔して配された複数の第2のフローティン グゲートと、前記ソース側において前記第2のフローテ ィングゲートの各々と前記第1のフローティングゲート との間に介在する複数のプログラムゲートと、前記第2 10 のフローティングゲートの各々の前記ドレイン側端部に 配された複数の消去ゲートと、前記第2のフローティン グゲートの各々に配された複数のバイアスゲートとから なる記憶セルトランジスタを有することを特徴とする2 層フローティングゲート構造のマルチビット対応セルを 有する不揮発性メモリ。

【請求項2】 前記第1のフローティングゲートの一方 の側端部は前記ソースと絶縁物を介して重なり、前記第 1のフローティングゲートの他方の側端部は前記ドレイ 項1記載の不揮発性メモリ。

【請求項3】 前記プログラムゲートの前記第2のフロ ーティングゲートへの対向面、及び前記第2のフローテ ィングゲートの前記消去ゲートへの対向面はそれぞれ突 起を有することを特徴とする請求項1記載の不揮発性メ モリ.

【請求項4】 前記第2のフローティングゲートは、前 記第1のフローティングゲートとの対向面の面積がそれ ぞれ異なることを特徴とする請求項1,2または3記載 の不揮発性メモリ。

【請求項5】 前記第2のフローティングゲートは、前 記第1のフローティングゲートと対向する位置において 前記第1のフローティングゲートからの距離がそれぞれ 異なることを特徴とする請求項1,2または3記載の不 揮発性メモリ。

【請求項6】 請求項1,2,3,4または5記載の不 揮発性メモリをプログラムする方法であって、

前記バイアスゲートに正の高電圧を印加し、前記プログ ラムゲート及び前記消去ゲートを所定基準電位に設定 し、これにより生じたトンネル電流によるエレクトロン 40 を前記第2のフローティングゲートに注入することを特 徴とするプログラム方法。

【請求項7】 請求項1,2,3,4または5記載の不 揮発性メモリを消去する方法であって、

前記消去ゲートに正の高電圧を印加し、前記バイアスゲ ート及び前記プログラムゲートを所定基準電位に設定す ることを特徴とする消去方法。

【発明の詳細な説明】

[0001]

し、特にフローティングゲート構造を有するトランジス 夕により記憶セルが構成されるメモリに関する。 [0002]

【従来の技術】フローティングゲート及びコントロール ゲートを有するトランジスタからなる記憶セルにより構 成される不揮発性メモリとして、例えば「S. Keeny et a 1., "Complete Transient Simulation of Flash E2PROM Devices" IEEE ED-39, No.12DEC, 1992」に記載された ものがある。この記憶セルの基本的構成は図1に示され

【0003】図1において、記憶セルは、不純物半導体 である例えばp形シリコンからなる基板1に形成された ソース2及びドレイン3と、このソース、ドレイン間チ ャネルに沿ってかつその上方に配され例えば酸化物等の 絶縁物により包囲されたフローティングゲート4と、こ のゲート4の上方に該酸化物を隔てて形成されたコント ロールゲート5とを有するMOS型の電界効果トランジ スタ(いわゆるSAMOSトランジスタに代表される) からなる。 図1 (a) は、このセルの書き込みすなわち ンと酸化物を介して重なっていることを特徴とする請求 20 プログラムの様子を示しており、ゲート電圧V。及びド レイン電圧Voを高レベルとするとホットエレクトロン が発生し、これをフローティングゲート4に蓄積する。 図1(b)は、セルの記憶情報の消去の様子を示してお り、ソース電圧Vs を高レベルとすることによりフロー ティングゲート4に蓄積されたエレクトロンをソース2 へ引き込み、フローティングゲート4にホールを蓄積し た状態にする。すなわち、フローティングゲート4中の キャリアを制御することによって、1つのセルにおける 情報記憶状態をつくる。例えばプログラム状態が論理 「〇」に、消去状態が論理「1」に割り当てられる。

> 【0004】このようにして記憶状態の定められるメモ リセルの、プログラム状態と消去状態とにおけるドレイ ン電流 I ローゲート電圧 V G の特性が、図2に示され る。しかしながら、このようなセルにおいては、1つの セルは2つの状態しかとり得ず、従って2値の情報(す なわち2進データの1ビット)しか記憶することができ ないので、今日のメモリの記憶容量の増大化には不利な 側面も有する。一方、データの高速処理をなすシステム に適用する場合にはメモリ記憶データの読み出し速度に も配慮する必要性もある。

[0005]

【発明が解決しようとする課題】本発明は、上述した点 に鑑みてなされたものであり、その目的とするところ は、記憶データの読み出し速度を犠牲にすることなくメ モリの記憶容量の増大化に寄与し得る不揮発性メモリ及 びそのプログラム方法を提供することにある。

[0006]

【課題を解決するための手段】本発明による不揮発性メ モリは、半導体基板に互いに離隔して形成されたソース 【産業上の利用分野】この発明は、不揮発性メモリに関 50 及びドレインと、前記半導体基板上の前記ソースから前

30

記ドレインに亘って配された単一の第1のフローティン グゲートと、前記第1のフローティングゲートに対向し 前記ソース側から前記ドレイン側に亘って配されかつ互 いに離隔して配された複数の第2のフローティングゲー トと、前記ソース側において前記第2のフローティング ゲートの各々と前記第1のフローティングゲートとの間 に介在する複数のプログラムゲートと、前記第2のフロ ーティングゲートの各々の前記ドレイン側端部に配され た複数の消去ゲートと、前記第2のフローティングゲー 憶セルトランジスタを有することを特徴としている。

【0007】本発明による上記メモリのプログラム方法 は、前記バイアスゲートに正の高電圧を印加し、前記プ ログラムゲート及び前記消去ゲートを所定基準電位に設 定し、これにより生じたトンネル電流によるエレクトロ ンを前記第2のフローティングゲートに注入することを 特徴としている。本発明による上記メモリの消去方法 は、前記消去ゲートに正の高電圧を印加し、前記バイア スゲート及び前記プログラムゲートを所定基準電位に設 定することを特徴としている。

[0008]

【作用】本発明の2層フローティングゲート構造のマル チビット対応セルを有する不揮発性メモリ及びそのプロ グラム方法によれば、第2フローティングゲートがそれ ぞれデータビットに対応するキャリアを蓄積し、第1フ ローティングゲートが全ての第2フローティングゲート に蓄積されたキャリアの総和量に応じてドレイン電流の 閾値を定める。また、正の高電圧を印加されるバイアス ゲートと、所定基準電位に設定されるプログラムゲート 及び消去ゲートとによって、トンネル電流によるエレク トロンが第2のフローティングゲートに注入される。ま た、正の高電圧を印加される消去ゲートと、所定基準電 位に設定されるバイアスゲート及びプログラムゲートと によって、第2フローティングゲートに注入されたエレ クトロンが放出される。

[0009]

【実施例】以下、本発明を図面を参照しつつ詳細に説明 する。図3は、本発明による一実施例の不揮発性メモリ の記憶セルの構造を示しており、図1と同等の部分には セルのトランジスタは、不純物半導体である例えばp形 シリコンからなる基板1に形成されたソース2及びドレ イン3と、このソース・ドレイン間チャネルに沿ってか つその上方に配され(もしくは間をおいて積層され)酸 化物により包囲された第1のフローティングゲート4A と、この長手状ゲート4Aの上方に形成され(もしくは 間をおいて積層され) 互いに隔離して配されかつ酸化物 により包囲された少なくとも2つの第2のフローティン グゲート $4B_x$ ($x=1, 2, 3, \dots, n$)とを有す る。第1及び第2のフローティングゲートは、例えばボ 50 されさらに基板1のソース・ドレイン間チャネルと第1

4

リシリコンからなり、SiOzで包囲される。 【0010】第2のフローティングゲートは、後述する プログラミング法によって個々にエレクトロンのチャー ジすなわち情報のプログラムが行われるとともに、紫外 線照射による消去法等の所定の消去法によって、チャー ジされたエレクトロンの放出すなわち情報の消去が行わ れる。また、後述によって明らかになるように、第2の フローティングゲート各々にチャージされたキャリアに よって、ドレイン電流 Ip のレベルが制御される。故 トの各々に配された複数のバイアスゲートとからなる記 10 に、第2フローティングゲートの各々と、記憶すべきデ ータのビットとを個別に対応させ、当該ビットデータに 応じて第2フローティングゲートへのキャリアのチャー ジを行うことにより、その第2フローティングゲートの 数と同じビット数のデータを記憶することが可能とな る。

> 【0011】より詳しくかつ簡明に説明するため、図4 を用いる。図4は、図3の構造を基本にして第2のフロ ーティングゲートを2つにして構成した場合の記憶セル の構造を示しており、図3と同等の部分には同一の符号 20 が付されている。図4において、ソース2寄りの第2フ ローティングゲート4 B1 は、ドレイン3寄りの第2フ ローティングゲート4B2 よりも、第1フローティング ゲート対向面及びその反対側の面においてキャリアをチ ャージするための有効面積が小さく形成されている。こ れら両フローティングゲートは、それぞれチャージ可能 なキャリアの量がその有効面積に応じて設定されるので ある。図5に示されるように、ゲート4 B1 とゲート4 B2 とで、ニュートラルな状態の場合を論理「1」、エ レクトロンをチャージした場合を論理「〇」とすると、 30 このセルにおいては4通りの状態が得られる。

【0012】このときのドレイン電流 I p ードレイン電 圧V』の特性が図6に示される。これによれば、ドレイ ン電圧に対して得られる4通りのドレイン電流値は、全 て異なり、第2フローティングゲート4B2の該有効面 積が4B1よりも所定値だけ大なる故に図5の表におい てドレイン電流の状態を示す符号3,1,4,2の順 に、得られるドレイン電流値が下がり、もって1つのセ ルにおいて4種類の記憶状態が得られることが分かる。 同様に、図3における n個の第2フローティングゲート 同一の符号が付されている。図3において、かかる記憶 40 の有効面積をそれぞれ異ならしめれば、2 種類の記憶 状態が得られるのである。

> 【0013】こうした態様をさらに詳しく分析すれば、 次のようになる。先ず、上記図3の記憶セルの等価回路 を図7に示す。この等価回路は、第2フローティングゲ ート (FG2) と第1 フローティングゲート 4 A との間 の酸化物の各々が、電圧Vx , 電荷Qx を有するキャパ シタンスCx (x=1, 2, …, n) に置き換えられる とともに、これらキャパシタンスの一端が第1フローテ ィングゲート4A(FG1)においてそれぞれ共通接続

フローティングゲート4Aとの間が電圧Vo,電荷Qo *ングゲートの全てに蓄積される電荷の総量QFG2は、 を有するキャパシタンスCo によって結ばれる如く形成

[0015] 【数1】

... (2)

【0014】かかる等価回路において、第2フローティ*
$$Q_{FG2} = \sum_{i=1}^{n} Q_i = \sum_{i=1}^{n} C_i \ (V_i - V_o) \ \cdots \cdots \ (1)$$

【0016】で表される。また、第1フローティングゲ ※【0017】

ート4Aに蓄積される電荷の総量Qoは、 ※ 【数2】

 $Q_0 = C_0 (V_0 - V_{sub})$

★[0018] ;但し、Vsubは半導体基板1の電位 で表される。電荷保存の法則により ★ 【数3】

 $Q_{FG2} = Q_0$

であるので、第1フローティングゲート4Aの電圧は、 ☆【数4】 [0019]

 $V_o = \left(\sum_{i=0}^{n} C_i V_i + C_o V_{sub}\right) / \sum_{i=n}^{n} C_i$

【0020】により定められる。ドレイン電流がオンと ◆(従ってVsub = 2 φf)、第1フローティングゲート なる(立ち上がる)関値状態にあるとき、基板1のソー 20 のスレッショルド電圧Vthralは、

ス・ドレイン間表面電位は、2 φf (φf は禁制帯中央 [0021]

のエネルギ E_i とフェルミ準位 E_f との差)に変わり \spadesuit 【数5】 $V th_{Fa1} = (\sum_{i=0}^{n} C_i V_i + C_{\circ} \cdot 2 \phi_i) / \sum_{i=0}^{n} C_i$

【0022】で表すことができる。そしてQoは、空乏 *【0023】 状態の電荷Qdepと等しくなり、

。と等しくなり、 * 【数6】 Co (Vth_{f01}-2 ϕ ₁) = $\sqrt{2\epsilon \cdot q N_{sub} \cdot 2\phi}$

 $V th_{EG1} = 2 \phi_1 + \sqrt{2 \epsilon_3} q N_{sub} \cdot 2 \phi_1 / C_0$

;但し、ε、は半導体基板1の誘電率。

qは電子の素電荷量,

N_{sub} は半導体基板1の不純物濃度

【0024】が満たされる。ドレイン電流のオン状態で **%**【0025】 は、Vo > Vthr G1 であり、第1フローティングゲート 【数7】

4Aの電圧は、

 $V th_{FG1} = 2 \phi_1 + \sqrt{2 \epsilon_s q N_{sub} \cdot 2 \phi_1} / C_0 \qquad \dots (8)$

【0026】である。ドリフトチャネル電流は、 [0027]

> $I_D = \mu Q_N E$... (9)

;但し、µは電子移動度、Eはチャネル横方向電界 ☆【0028】 と表すことができる。Qnは、反転層の電荷を表してお

> $Q_N = C_0 (V_0 - V_{th_{FG1}} - V)$... (10)

◆50◆【0029】 ; 但し、Vはチャネル電圧

09/20/2002, EAST Version: 1.03.0002

【数10】

$$I_{p} = \mu WC_{o} (V_{o} - Vth_{Fo1} - V) \cdot \frac{dV}{dy} \qquad \cdots (11)$$

;但し、Wはチャネル幅。

dyはチャネル方向微分長

【0030】と書くことができる。ソースからドレイン * (0031) までのチャネル電流を積分すると、 【数11】

$$\int_{0}^{\infty} \log dy = \int_{0}^{\infty} \mu WC_{o} (V_{o} - Vth_{eq} - V) dV \qquad \cdots (12)$$

: 但し、Lは実効チャネル長

[0032] ※ ※【数12】 $I_{p} = \frac{W}{I} \cdot \mu C_{o} \{ (V_{o} - Vth_{EGI}) V_{p} - 0.5 V_{p}^{*} \} \cdots (13)$

【0033】となる。かくして、(5)式からも明らか なように、ドレイン電流を流すための第1フローティン する電荷の和で決定されることとなる。 つまり第1フロ ーティングゲートは、全ての第2フローティングゲート に蓄積された電荷の総和に基づき、間接的にセルトラン ジスタの動作を決定する役割を果たす。付言すれば、第 1フローティングゲート4Aがあることにより、1つの セルトランジスタで、異なる閾電圧を扱うことを可能に している。またこのような電荷の加算すなわち信号の加 算を容量結合(静電結合)による電圧モードにて行って いるので、電荷そのものが動く必要性がなく、その加算 に費やされる電力は0に等しいと言える。図4の例で は、第2フローティングゲートの有効面積を異ならし め、キャリア蓄積量すなわちキャパシタンスC1,C2 の値を各ゲートで変え、いわゆる重み付けを行ったこと により、4つの加算結果を得ている。そして同様に、図 3におけるn個の第2フローティングゲートの有効面積 をそれぞれ異ならしめれば、2 種類の記憶状態が得ら れることとなる。

【0034】一方、第2フローティングゲート4日1及 び4 B2 の面積を互いに同一にして構成し、さらに等し クトロンを注入した場合は、図5のドレイン電流の状態 1と4とで同等のドレイン電流値が得られ、1つのセル において3通りの状態しか得られなくなるが、この場合 でも1つのセルで3つ以上の状態をつくることができる 点では有効性がある。但し、入力のデータビット数の2 に対して3つの記憶状態しか得られない点でこれを補う 必要性がある。

【0035】図8は、図4の構造の変形例であり、第2 フローティングゲートの各々において上述の如き有効面 積を互いに同一とするとともに、一方の第2フローティ★50 【0038】図9は、いわゆるトンネリングを使って2

- ★ングゲート4B1 から第1フローティングゲート4Aま での距離よりも、他方の第2フローティングゲート4B グゲートの閾電圧は、第2フローティングゲートに帯電 20 2 から第1フローティングゲート 4 Aまでの距離の方が 長く設定されている。つまりd1 くd2 としている。こ のような構造にしても、各第2フローティングゲートの キャリア蓄積能力が異なるので、上述の図5及び図6の 如き4つの記憶状態をつくることができる。そして同様 に、図3におけるn個の第2フローティングゲートの第 1フローティングゲート4Aまでの距離をそれぞれ異な らしめれば、図7の等価回路におけるキャパシタンスC 1 ないしCnの値を異ならしめることができ、2n種類 の記憶状態が得られることとなる。
- 30 【0036】なお、C1 ないしCn の値は、その電極面 積すなわち各ゲートの対向面積や、その電極間隔すなわ ち各ゲート間距離だけでなく、各ゲート間の媒介物質の 特性にも依存する。従って記憶セルを構成する際にこれ らキャパシタンスの値を定めるパラメータのいずれかを 所望に設定すれば良い。また、先に示した図6のよう に、ドレイン電流特性が記憶状態の各々で全て異なるた めには、C1 ないしCnの値のみならずQ1 ないしQn の値を、2n-1 種類のVthr G1 の値が得られるよう設定 すれば良い。Q1 ないしQn の値は、プログラム時に個 いバイアスにおいて各第2フローティングゲートにエレ 40 々の第2フローティングゲートへエレクトロンを注入す る際の各注入エネルギーによって決まる。

【0037】これまでは、1つのセルにおいて、単一の 第1フローティングゲートに間をおいて積層されかつ適 当なサイズ (すなわちキャリア蓄積能力)を有する第2 フローティングゲートを複数設け、これらに各々ビット データに応じたキャリアを蓄積すれば、1つのセルに複 数のデータビットを担わすことができることを説明した が、以下では、具体的なキャリアの蓄積法すなわちプロ グラミング法及び消去法について説明する。

09/20/2002, EAST Version: 1.03.0002

つの第2フローティングゲートの各々に対しプログラム 及び記憶データの消去を行うようにした記憶セルの構造 を示している。(a)は当該セルの平面図であり、

(b)は(a)におけるA-A断面図である。また、こ れら図において図4の構造と等価な部分には同一の符号 が付されている。

【0039】図9において、ソース2とドレイン3は、 基板1にL方向において互いに離隔して形成される。例 えばポリシリコンからなる第1のフローティングゲート に、ソース2のドレイン側端部からドレイン3のソース 側端部に亘って間をおいて積層され、また当該し方向に 垂直なW方向にも広がる方形状に形成される。すなわ ち、第1フローティングゲート4Aの一方の辺を含む端 部はソース2のドレイン側端部と酸化物を介して重な り、第1フローティングゲート4Aの当該一方の辺に相 対する他方の辺を含む端部はドレイン3のソース側端部 と酸化物を介して重なるよう形成される。この第1フロ ーティングゲート4Aの上方(Z方向)には、ドレイン 3上からソース2上に亘って長手状に、例えばポリシリ コンによって形成された第2のフローティングゲート4 B1 及び4B2 が、それぞれ酸化物により包囲され、第 1のフローティングゲート4Aに対向しかつ互いに離隔 して配される。ソース2側において、第2のフローティ ングゲート4日:及び4日2と第1のフローティングゲ ート4 Aとの間にはポリシリコンゲート(以下、プログ ラムゲートと称する) 61 , 62 が介在する。従って第 2のフローティングゲート4 B1 及び4 B2 は、ソース 2側において第2のフローティングゲート $4B_{1}$, 4B2 とともにプログラムゲート61,62 をそれぞれ挟む 30 形となる。第2のフローティングゲート4日1及び4日 2 のドレイン3側端部には、その中途まで第1フローテ ィングゲート4Aのドレイン3側端部に酸化物を介して 積層されるポリシリコンゲート(以下、消去ゲートと呼 ぶ) 7_1 , 7_2 が、それぞれ酸化物を介して積層され る。第2のフローティングゲート4B1 及び4B2 の上 方には、消去ゲート71,72の積層部を除きポリシリ コンゲート(以下、バイアスゲートと称する)81,8 2 が酸化物を介して積層する。

【0040】プログラムゲート61,62の表面は、第 40 2のフローティングゲート4 B1 , 4 B2 との重なり部 分において突起状 (アスペリティ) になっている。第2 のフローティングゲート4 B1 、4 B2 の表面も、消去 ゲート71,72との重なり部分において突起状になっ ている。これら突起状部分は後述するプログラム及び消 去モードにおいて主要な役割を果たす。また、第2フロ ーティングゲート4B: 及び4B2は、図4において説*

 $C_{11}(V_5-V_3)$

 $=C_{12}(V_3-V_2)+C_{13}(V_3-V_4)+C_{145}(V_3-V_{SUB})\cdots(21)$

 $vac{V}_2 = vac{V}_4 = vac{V}_5 = 0$ [V] $vac{V}_5 = vac{V}_5 = v$

*明した如き有効面積を、W方向における幅により設定さ れている。第2のフローティングゲート4日1 はプログ ラムゲート61, 消去ゲート71, バイアスゲート81 と、第2のフローティングゲート4B2はプログラムゲ カビットすなわち第2フローティングゲートに個別のプ ログラムを行うためにそれぞれ1組の1ビット対応ブロ ックを成している。

10

【0041】この記憶セルトランジスタの前者の1ビッ 4Aは、SiO2 などの酸化物により包囲されるととも 10 ト対応ブロックの等価回路を図10に示す。先ず図10 に示されるように、バイアスゲート81と第2のフロー ティングゲート4B1 との間の酸化物はキャパシタC11 に、第2のフローティングゲート4日1とプログラムゲ ート61 との間の酸化物はキャパシタC12に、消去ゲー ト71 と第2のフローティングゲート4 B1 との間の酸 化物はキャパシタC13に、第2フローティングゲート4 Bi と第1のフローティングゲート4Aとの間の酸化物 はキャパシタC14に、第1のフローティングゲート4A と基板1との間の酸化物はキャパシタC15に、それぞれ 20 置き換えることができる。これをさらに書き直し、後述 の I. プログラムモード及び I I. 消去モードを説明す るために描かれたのが図11及び図15の回路図であ る。

> 【0042】ここで、第2フローティングゲート4日1 に蓄積される電荷量は、各キャパシタのカップリングに よって定まる。例えばキャパシタCi4の値は、図10に 示される如き酸化膜の厚さtox及びそのキャパシタを形 成する電極面積すなわち第1フローティングゲート4B 1 と第2フローティングゲート4Aとの重複面積 (図9 (a) において破線枠にて画定される面積) でほぼ決ま る。従って、この厚さもしくは面積を第2フローティン グゲート毎に変えて設定すれば、図4及び図8において 説明した重み付けをなすことができる。他にもC14以外 のキャパシタンスを変えることにより重み付けを異なら せることもできる。

【0043】I. プログラムモード

上記記憶セルトランジスタにプログラム(エレクトロン の注入)を行う方法を図11を参照して説明する。なお 図11においては各電極 (ゲート) の電位 $V_1 \sim V_5$ 及 び基板1の電位Vsus が示されている。先ず、バイアス ゲート81 に正の高電圧V5 を印加する。そしてこれと 同時にプログラムゲート61 と消去ゲート71 を所定基 準電位としてのグランドレベル(O[V])に落とす。

【0044】ここで電荷保存の式を適用すると、

[0045]

【数13】

* *【数14】

[0046]

 $V_3 (C_{11}+C_{12}+C_{13}+C_{145}) = C_{11}V_5$

... (22)

12

となり、よって [0047]

※【数15】

... (23)

を得る。さらに、例えば、バイアスゲート81と上層フ ローティングゲート4 B1 との間の酸化膜厚t1 (図1 0参照)を薄くし、両者のオーバーラップ面積を大きく 取り、C11>>C12+C13+C145となるように設計す れば、(23)式は、概ね、V3=V5 となる。これよ り、第2フローティングゲート4B₁とプログラムゲー ト61 または消去ゲート71 との間 (すなわちキャパシ タC12またはC13)にはほぼV5 の電圧がかかることに なる。

【0048】ここで注目すべきは、図9(b)において 斜線にて示されたように、プログラムゲート61の第2 フローティングゲート4B1 に対向する表面及び第2フ ローティングゲート 4 B1 の消去ゲート 71 に対向する 表面に突起(アスペリティ)が施されていることであ る。このアスペリティによって、トンネル電流(エレク トロン)が、アスペリティのある側の面から無い側の面 への方向に流れやすくなる(ダイオード特性)。これ は、かかるアスペリティを有する面のポリシリコンでの トンネリング時の印加電圧の方がそれを有しない単なる 平面のポリシリコンをトンネルさせる印加電圧より低く て済むことによる。

【0049】詳述すれば、表面がアスペリティを有する ポリシリコンゲート6」と表面が平らなポリシリコンゲ ート4 B1 との間にトンネル電流の流れる閾値は、大略 ダイオード特性に類似する図12のように、その間にか 30 かる電圧V3 の方向性に関係がある。つまり、平面ポリ シリコンゲートの電位がアスペリティ面ポリシリコンゲ ートよりも高い方がトンネルしやすい。かかる平面とア スペリティ面との間における電気力線の形成態様とエレ クトロンの動きとを模式的に描けば、図13のようにな る。これによれば、エレクトロンは第2フローティング ゲート4B1の正電位に引かれ、アスペリティの先端に★

 $V_3 = C_{13}V_4 / (C_{11} + C_{12} + C_{13} + C_{145})$

【数16】 ... (24)

となる。上記と同様に、C1>> (C12+C13+C145) となるように設計すれば、概ね、 $V_3 = C_{13}V_4/C_{11}$ となる。 $C_{11}>> C_{12}$ とすれば、およそ $V_3=0$ とな

【0054】これより、第2フローティングゲート4B 1 と消去ゲート 71 の間 (すなわちキャパシタC13) に はほぼV4 の電圧が印加される。よって、第2フローテ ィングゲート4B1 に帯電したエレクトロンは、消去ゲ ート7: に印加された正電圧V4 によって引き抜かれる こととなる。この場合の消去ゲート7」と第2フローテ ィングゲート4日1 との関係にも、図12ないし図14 に示したのと同様のアスペリティ効果による原理が成り☆50

 $V_3 = V_5 \cdot C_{11} / (C_{11} + C_{12} + C_{13} + C_{145})$ ★集まり、ここに電界が集中するので、非常にトンネルし やすい状況になることが分かる。これに対し、消去ゲー ト7」と第2フローティングゲート4日」とにおける関 係を同様に描けば、図14のようになる。しかし、この 10 場合エレクトロンは消去ゲート71 から第2フローティ ングゲート4 B1 へと移動しようとするが、電気力線は アスペリティ先端から消去ゲート 71 に対し分散してい る。エレクトロンを引っ張る力は、電気力線が集中する 程強くなるものなので、この場合はエレクトロンが消去 ゲート71へ極めて注入されにくいのである。

> 【0050】かくして、このアスペリティの作用によっ て、バイアスゲート81 の印加電圧V5 によって持ち上 げられた第2フローティングゲート4B1 の正電圧によ りプログラムゲート61 から第2フローティングゲート 20 4 B1 ヘトンネル電流のエレクトロンが注入されること となる。他のビット対応ブロックについても同様な操作 を行えば、独立したプログラミングを行うことができ る。

【0051】 II. 消去モード

上記記憶セルトランジスタの第2フローティングゲート に帯電したキャリアに対し消去 (エレクトロンの引き抜 き)を行う方法を図15を参照して説明する。なお図1 5においても各電極 (ゲート) の電位 V1 ~ V5 及び基 板1の電位Vsug が示されている。

【0052】この場合、バイアスとして、消去ゲート7

1 に正の高電圧V4 を印加し、バイアスゲート81 とプ ログラムゲート61を、所定基準電位の設定としてグラ ンドレベル(0[V])に落とす。かかる状況におい て、第2フローティングゲート4日! に蓄積される電荷 は、電荷保存の式から導出され、 [0053]

☆立つ。

40 【0055】なお、この例では、第2のフローティング ゲートの数を2としたが、3以上であっても構わない。 この場合は、図9において、ソース及びドレイン領域を W方向に広げるとともに、第1フローティングゲートも さらにW方向に延ばし、第2フローティングゲートの各 々をW方向にそのサイズを変えこれと組んでビット対応 ブロックを構成する他のゲートとともに配列して構成す れば良い。そしてこの場合でも同様に上述のようなプロ グラミングを第2フローティングゲート毎に行うことが できる。

【0056】また、上記各実施例においては、半導体基

板1をp形シリコンとして説明したが、これに限定されることなく、n形でも良いし、他の半導体であっても良い。また、ソースやドレインをはじめ、フローティングゲート、プログラムゲート、消去ゲート、バイアスゲート並びに他の酸化物についても、様々な材料及び形態により構成することができ、当業者の実施可能な範囲で本発明は適宜改変されることは可能である。

[0057]

【発明の効果】以上詳述したように、本発明の2層フローティングゲート構造のマルチビット対応セルを有する 10 す断面図。不揮発性メモリ及びそのプログラム方法によれば、第2 フローティングゲートがそれぞれデータビットに対応するキャリアを蓄積し、第1フローティングゲートが全ての第2フローティングゲートに蓄積されたキャリアの総 【図7】図 電流 Ipーの第2フローティングゲートに蓄積されたキャリアの総 【図7】図 【図7】図 に応じてドレイン電流の関値を定めるので、1つの記憶セルで2つ以上のビットのデータをセーブすることができる。従って、単位ビット当たりの占有面積が小さくでき、ひいてはメモリ全体に要する記憶セルの数も少なくて済み、もってメモリの記憶容量の増大化に寄与し (b)。 20 【図10】

【0058】また、本発明によれば、正の高電圧を印加されるバイアスゲートと、所定基準電位に設定されるプログラムゲート及び消去ゲートとによって、トンネル電流によるエレクトロンが第2のフローティングゲートに注入される。また、正の高電圧を印加される消去ゲートと、所定基準電位に設定されるバイアスゲート及びプログラムゲートとによって、第2フローティングゲートに注入されたエレクトロンが放出される。

【0059】従って、かかる不揮発性メモリは、トンネリングによるプログラミング及び消去が適用され、ソー30スとドレインとの間を被うような形で第1フローティングゲートが形成されるので、チャネル長を短くでき、記憶データの読み出しの際に生じる負荷抵抗及び寄生容量を抑え、読み出し速度を落とすことなく実現できる。また、アナログ的に単一のフローティングゲートに複数の入力ビットデータに対応する量のキャリアを蓄積するような構造のセルトランジスタと比較しても、本発明メモリは、キャリアを蓄積する第2フローティングゲートが入力データビットに対応して独立しているため、プログラムモードにおけるキャリア蓄積制御が容易となる、と40いう側面もある。

【図面の簡単な説明】

【図1】フローティングゲート及びコントロールゲート

14

を有するトランジスタからなる記憶セルの基本的構成を 示す断面図。

【図2】図1のメモリセルの、プログラム状態と消去状態とにおけるドレイン電流 Ip-ゲート電圧Vg の特性図、

【図3】本発明による一実施例の不揮発性メモリの記憶 セルの構造を示す断面図。

【図4】図3の構造を基本にして第2のフローティング ゲートを2つにして構成した場合の記憶セルの構造を示す断面図。

【図5】図4の記憶セルの記憶状態を示す表。

【図6】図5の表における各記憶状態におけるドレイン 電流 I p −ドレイン電圧Vp の特性図。

【図7】図3の記憶セルの等価回路を示す図。

【図8】図4の構造の変形例を示す断面図。

【図9】図4の構造を基本に、トンネリングを使って第 2フローティングゲートの各々にキャリアを蓄積するよ うにした記憶セルの構造を示す平面図(a)及び断面図 (b)。

20 【図10】図9の記憶セルトランジスタの1ビット対応 ブロックの等価回路図。

【図11】プログラムモードにおける図9の記憶セルトランジスタの1ビット対応ブロックの等価回路図。

【図12】図9の記憶セルトランジスタにおけるアスペリティ効果を説明するための電圧-電流特性図。

【図13】図9の記憶セルトランジスタの第2フローティングゲートとプログラムゲートとにおけるプログラムモード時の電気力線の形成態様及びエレクトロンの動きを示す模式図。

50 【図14】図9の記憶セルトランジスタの消去ゲートと第2フローティングゲートとにおけるプログラムモード時の電気力線の形成態様及びエレクトロンの動きを示す模式図。

【図15】消去モードにおける図9の記憶セルトランジスタの1ビット対応ブロックの等価回路図。

【符号の説明】

1 半導体基板2 ソース

3 ドレイン


4A 第1フローティングゲート

10 4 B1 ~4 Bn 第2フローティングゲート


61,62 プログラムゲート

71,72 消去ゲート

81,82 バイアスゲート



09/20/2002, EAST Version: 1.03.0002



【手続補正書】

【提出日】平成7年3月9日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】図5

【補正方法】変更

【補正内容】

【図5】図4の記憶セルの記憶状態を示す図表。

(11)

特開平8-153810

フロントページの続き

(51) Int. Cl. ⁶

.

識別記号 庁内整理番号 FI

技術表示箇所

G 1 1 C 16/02

16/04

G11C 17/00 308